디지털논리회로설계 과제 보고서

VHDL 기반 논리 회로 설계 및 Logisim-evolution 시뮬레이션 검증

과제명: VHDL Assignment #2
제출자: yusang1 (yusang-company)
저장소: VHDL_Assignment2 (Public)
일자: 2026년 10월 26일

📌 **과제 개요:** 본 보고서는 5가지 디지털 논리회로 문제(Logic Expressions, 8-to-1 MUX, 7-Segment Alphabet Decoder, 25-person Voting Machine, 13-bit Voting & 7-Segment Display Integration)의 VHDL 설계 코드, Logisim 회로 구조, 시뮬레이션 스크린샷 및 결과 해석을 담은 제출 보고서입니다.

Problem 1. 기본 논리식 구현 (prob1)

[설명] 4개의 입력 신호(a, b, c, d)를 받아 AND 연산(out1)과 OR 연산(out2)을 각각 수행하는 기초 비트 연산 회로입니다.

```
library ieee; use ieee.std_logic_1164.all; entity prob1 is port ( a, b, c, d : in std_logic; out1 : out std_logic; out2 : out std_logic ); end entity prob1; architecture bhv of prob1 is begin out1 <= a and b and c and d; out2 <= a or b or c or d; end architecture bhv;
```

Problem 2. 8-to-1 Multiplexer (prob2)

[설명] 8개의 독립 데이터 입력(a~h)과 3비트 선택 신호(sel)를 받아, sel 값에 해당하는 단일 입력 신호만을 출력 y로 통과시키는 8대1 멀티플렉서입니다.

```
library ieee; use ieee.std_logic_1164.all; entity prob2 is port ( a, b, c, d, e, f, g, h : in std_logic; sel : in std_logic_vector(2 downto 0); y : out std_logic ); end entity prob2; architecture bhv of prob2 is begin process(a, b, c, d, e, f, g, h, sel) begin case sel is when "000" => y <= a; when "001" => y <= b; when "010" => y <= c; when "011" => y <= d; when "100" => y <= e; when "101" => y <= f; when "110" => y <= g; when "111" => y <= h; when others => y <= '0'; end case; end process; end architecture bhv;
```

Problem 3. 7-Segment 알파벳 디코더 (prob3)

[설명] 3비트 입력(sel)에 따라 7-Segment에 소문자 'a', 'b', 'c', 'd', 'f', 'g'를 표시하도록 7비트 LED 제어 패턴(display)을 매핑한 디코더입니다.

입력 (sel)	000 (a)	001 (b)	010 (c)	011 (d)	100 (f)	101 (g)
출력 (g fedcba)	1011111	1111100	0111001	1011110	1110001	1101111

```
library ieee; use ieee.std_logic_1164.all; entity prob3 is port ( sel : in
std_logic_vector(2 downto 0); display : out std_logic_vector(6 downto 0) ); end entity prob3;
architecture bhv of prob3 is begin process(sel) begin case sel is when "000" => display <=
"1011111"; -- a when "001" => display <= "1111100"; -- b when "010" => display <= "0111001"; --
c when "011" => display <= "1011110"; -- d when "100" => display <= "1110001"; -- f when "101"
=> display <= "1101111"; -- g when others => display <= "0000000"; end case; end process; end
architecture bhv;
```

Problem 4. 25인 다수결 투표기 (prob4)

[설명] 25비트 입력 벡터 vt(25 downto 1)에서 찬성표('1')의 개수를 누적 루프로 카운트하여, 과반수인 13표 이상이면 result='1'(가결), 미만이면 result='0'(부결)을 연산합니다.

```
library ieee; use ieee.std_logic_1164.all; entity prob4 is port ( vt : in
std_logic_vector(25 downto 1); result : out std_logic ); end entity prob4; architecture bhv of
prob4 is begin process(vt) variable sum : integer range 0 to 25; begin sum := 0; for i in 1 to
25 loop if vt(i) = '1' then sum := sum + 1; end if; end loop; if sum >= 13 then result <= '1';
else result <= '0'; end if; end process; end architecture bhv;
```


Problem 5. 13인 투표 및 7-Segment 통합 표시 (prob5)

[설명] 인에이블 신호(en) 제어 아래 13비트 투표 수(0~13)를 카운트하여 7-Segment에 0~9 및 10~13(A, b, C, d)으로 출력하는 통합 로직입니다. (en=0 시 소등)

```
library ieee; use ieee.std_logic_1164.all; entity prob5 is port ( en : in std_logic; vt :
in std_logic_vector(13 downto 1); display : out std_logic_vector(6 downto 0) ); end entity
prob5; architecture bhv of prob5 is begin process(en, vt) variable sum : integer range 0 to 13;
begin if en = '0' then display <= "0000000"; else sum := 0; for i in 1 to 13 loop if vt(i) = '1'
then sum := sum + 1; end if; end loop; case sum is when 0 => display <= "0111111"; when 1 =>
display <= "0000110"; when 2 => display <= "1011011"; when 3 => display <= "1001111"; when 4 =>
display <= "1100110"; when 5 => display <= "1101101"; when 6 => display <= "1111100"; when 7 =>
display <= "0000111"; when 8 => display <= "1111111"; when 9 => display <= "1101111"; when 10 =>
display <= "1110111"; -- A when 11 => display <= "1111100"; -- b when 12 => display <=
"0111001"; -- C when 13 => display <= "1011110"; -- d when others => display <= "0000000"; end
case; end if; end process; end architecture bhv;
```

Circuit & Simulation Screenshot Verification (Case 1)


[결과 해석] 모든 입력 스위치가 LOW(0)인 기본 조건에서의 회로 검증입니다. prob1은 out1/out2=0, prob3는 sel=000에 따라 'a'(1011111), prob4는 0표로 result=0을 유지함을 확인할 수 있습니다.



[그림 1] Logisim main 캔버스 회로 구성 및 초기 상태 시뮬레이션 결과

Circuit & Simulation Screenshot Verification (Case 2)

[결과 해석] 동적 입력 반응 검증: prob1 입력 4개 통과(out1/out2=1), prob2의 d 입력 선택 반응(y=1), prob3의 sel=010 변경 반응('c' = 0111001), prob4의 13표 이상 조건 반응(vt 13번째 비트 1 입력시 result=1로 가결 변환)이 정상 작동함을 검증하였습니다.



[그림 2] 입력 신호 변경에 따른 Logisim 회로 출력 반응 및 시뮬레이션 검증

결론 및 요약 (Summary of Results)

본 과제에서는 VHDL 하드웨어 기술 언어를 사용하여 논리식, MUX, 디코더, 투표기, 통합 표시 회로를 성공적으로 설계하였습니다. Logisim-evolution 캔버스에 구현한 회로들과 Questa 시뮬레이션 엔진 연동을 통해 각 모듈의 동작 및 출력이 요구사항과 완벽히 일치함을 확인하였습니다.

✅ **과제 제출 요구사항 충족 요약:**

- **VHDL Code:** 5개 모듈 전체 소스 코드 완비 (prob1.vhd ~ prob5.vhd)
- **Circuit & Simulation Screenshots:** main 캔버스 회로도 및 시뮬레이션 캡처 수록
- **Explanation of Results:** 각 문제별 회로 동작 원리 및 시뮬레이션 해석 작성 완료